日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月20日

出 願 番 号

Application Number:

特願2002-275334

[ST.10/C]:

[JP2002-275334]

出 願 人
Applicant(s):

富士フイルムマイクロデバイス株式会社

富士写真フイルム株式会社

2003年 3月28日

特許庁長官 Commissioner, Japan Patent Office



特2002-275334

【書類名】 特許願

【整理番号】 DL3102

【提出日】 平成14年 9月20日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 27/14

【発明の名称】 固体撮像装置とその駆動方法

【請求項の数】 20

【発明者】

【住所又は居所】 宮城県黒川郡大和町松坂平1丁目6番地 富士フイルム

マイクロデバイス株式会社内

【特許出願人】

【識別番号】 391051588

【氏名又は名称】 富士フイルムマイクロデバイス株式会社

【代表者】 柏木 朗

【特許出願人】

【識別番号】 000005201

【氏名又は名称】 富士写真フイルム株式会社

【代表者】 古森 重▲隆▼

【代理人】

【識別番号】 100091340

【弁理士】

【氏名又は名称】 高橋 敬四郎

【電話番号】 03-3832-8095

【選任した代理人】

【識別番号】 100105887

【弁理士】

【氏名又は名称】 来山 幹雄

【電話番号】 03-3832-8095

【手数料の表示】

【予納台帳番号】 009852

【納付金額】

21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】

要約書 1

【包括委任状番号】 9913044

【包括委任状番号】 9913045

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】

固体撮像装置とその駆動方法

【特許請求の範囲】

【請求項1】 第1導電型領域を有する半導体基板と、

前記半導体基板の第1導電型領域の上に形成された第1導電型と逆の第2導電型を有する第2導電型領域と、

前記第2導電型領域の中に形成され、第2導電型領域と共にホトダイオードを 構成する第1の第1導電型領域と、

前記第1の第1導電型領域の一部に隣接して、半導体基板表面上に形成され、 電荷蓄積領域と、コントロールゲートとを含む第1ゲート構造と、

前記第1ゲート構造の、前記第1の第1導電型領域と逆側に隣接して形成され、前記第1の第1導電型領域、前記第1ゲート構造と共に、不揮発性メモリ素子を構成する第2の第1導電型領域と、

前記第1ゲート構造のコントロールゲートに、前記第1の第1導電型領域に蓄積された電荷が前記電荷蓄積領域にトンネルする書きこみ電圧を印加する、第1の書きこみ電圧印加を行う制御回路と、

を含む固体撮像装置。

【請求項2】 前記制御回路が、

前記第1の書きこみ電圧印加に続いて、前記第1ゲート構造のコントロールゲートおよび前記第2の第1導電型領域に、前記第1の第1導電型領域に蓄積された電荷が前記電荷蓄積領域にホットエレクトロンとして注入される書きこみ電圧を印加する、第2の書きこみ電圧印加を行う制御回路である請求項1記載の固体撮像装置。

【請求項3】 さらに、

前記第1の第1導電型領域の他の一部に隣接して形成された絶縁ゲート型の第 2ゲート構造と、

前記第2ゲート構造の、前記第1の第1導電型領域と逆側に隣接して形成され、前記第1の第1導電型領域、第2ゲート構造と共に絶縁ゲート型トランジスタ を構成する第3の第1導電型領域と、 を含む請求項1または2記載の固体撮像装置。

【請求項4】 前記半導体基板の第1導電型領域の上面から前記第2導電型 領域の中に突出する第3の第1導電型領域を含む請求項1または2記載の固体撮 像装置。

【請求項5】 前記不揮発性メモリ素子が有する前記電荷蓄積領域が、フローティングゲートを有する請求項1~4のいずれか1項記載の固体撮像装置。

【請求項6】 前記不揮発性メモリ素子が有する前記電荷蓄積領域が、窒化シリコン膜と酸化シリコン膜との界面を有する請求項1~4のいずれか1項記載の固体撮像装置。

【請求項7】 第1導電型領域を有する半導体基板と、

前記半導体基板の第1導電型領域の上に形成された第1導電型と逆の第2導電型を有する第2導電型領域と、

前記第2導電型領域の中に形成され、第2導電型領域と共にホトダイオードを 構成する第1の第1導電型領域と、

前記第1の第1導電型領域の一部に隣接して、半導体基板表面上に形成され、 電荷蓄積領域と、コントロールゲートとを含む第1ゲート構造と、

前記第1ゲート構造の、前記第1の第1導電型領域と逆側に隣接して形成され 、前記第1の第1導電型領域、前記第1ゲート構造と共に、不揮発性メモリ素子 を構成する第2の第1導電型領域と、

前記第1の第1導電型領域の他の一部に隣接して形成された絶縁ゲート型の第 2ゲート構造と、

前記第2ゲート構造の、前記第1の第1導電型領域と逆側に隣接して形成され、前記第1の第1導電型領域、第2ゲート構造と共に絶縁ゲート型トランジスタ を構成する第3の第1導電型領域と、

を含む固体撮像装置。

【請求項8】 さらに、

前記第2ゲート構造にバイアス電圧を印加し、前記絶縁ゲート型トランジスタ をオンにして、前記不揮発性メモリ素子に電流を供給する制御回路を含む請求項 7記載の固体撮像装置。 【請求項9】 前記不揮発性メモリ素子が有する前記電荷蓄積領域が、フローティングゲートを有する請求項7または8記載の固体撮像装置。

【請求項10】 前記不揮発性メモリ素子が有する前記電荷蓄積領域が、窒化シリコン膜と酸化シリコン膜との界面を有する請求項7または8記載の固体撮像装置。

【請求項11】 第1導電型領域を有する半導体基板と、

前記半導体基板の第1導電型領域の上に形成された第1導電型と逆の第2導電型を有する第2導電型領域と、

前記第2導電型領域の中に形成され、第2導電型領域と共にホトダイオードを 構成する第1の第1導電型領域と、

前記第1の第1導電型領域の一部に隣接して、半導体基板表面上に形成され、 電荷蓄積領域と、コントロールゲートとを含む第1ゲート構造と、

前記第1ゲート構造の、前記第1の第1導電型領域と逆側に隣接して形成され 、前記第1の第1導電型領域、前記第1ゲート構造と共に、不揮発性メモリ素子 を構成する第2の第1導電型領域と、

前記半導体基板の第1導電型領域に順バイアス電圧を印加し、前記不揮発性メモリ素子に電流を供給する制御回路と

を含む固体撮像装置。

【請求項12】 さらに、

前記半導体基板の第1導電型領域の上面から前記第2導電型領域の中に突出する第3の第1導電型領域を含む請求項11記載の固体撮像装置。

【請求項13】 前記不揮発性メモリ素子が有する前記電荷蓄積領域が、フローティングゲートを有する請求項11または12記載の固体撮像装置。

【請求項14】 前記不揮発性メモリ素子が有する前記電荷蓄積領域が、窒化シリコン膜と酸化シリコン膜との界面を有する請求項11または12記載の固体撮像装置。

【請求項15】 (a) 半導体基板の第1導電型領域の上に形成された第1 導電型と逆の第2導電型を有する第2導電型領域中に形成され、行列状に分布し たホトダイオードに、光を入射し、画像情報を表わす電荷を蓄積する工程と、

- (b) 各ホトダイオードの一部に隣接して形成され、電荷蓄積領域と、コントロールゲートと、ドレイン領域と、を有する不揮発性メモリ素子のコントロールゲートに、第1の書きこみ制御電圧を印加し、前記画像情報を表わす電荷の少なくとも一部を信号電荷として前記電荷蓄積領域へトンネルさせて注入する第1の書きこみ工程と、
- (c)前記不揮発性メモリ素子に読み取り制御電圧を印加し、前記工程(b) において前記電荷蓄積領域へ注入された信号電荷の量に対応する閾値電圧を検出 する工程と、

を含む固体撮像装置の駆動方法

【請求項16】 さらに、前記工程(c)の前に、

(d) 前記不揮発性メモリ素子のコントロールゲートおよびドレイン領域に、 第2の書きこみ制御電圧を印加し、前記画像情報を表わす電荷の少なくとも一部 を信号電荷として前記電荷蓄積領域へホットエレクトロンとして注入する第2の 書きこみ工程

を含む請求項15記載の固体撮像装置の駆動方法。

【請求項17】 前記工程(c)が、

(e) 前記ホトダイオードの他の一部に隣接して形成された絶縁ゲート型トランジスタにバイアス電圧を印加してオンにし、前記不揮発性メモリ素子にチャネル電流を供給する工程を含む請求項15または16記載の固体撮像装置の駆動方法。

【請求項18】 前記工程(c)が、

(f)前記半導体基板の第1導電型領域に順バイアス電圧を印加し、前記不揮発性メモリ素子にチャネル電流を供給する工程を含む請求項15または16記載の固体撮像装置の駆動方法。

【請求項19】 前記工程(c)が、

(g)前記半導体基板の第1導電型領域の上面から前記第2導電型領域の中に 突出するように形成された第1の第1導電型領域に順バイアス電圧を印加し、前 記不揮発性メモリ素子にチャネル電流を供給する工程を含む請求項15または1 6記載の固体撮像装置の駆動方法。 【請求項20】 前記工程(a)の前に、

(h) 前記半導体基板の第1導電型領域に逆バイアス電圧を印加し、前記ホトダイオードに予め蓄積されていた電荷を基板側に引き抜く工程を含む請求項15~19のいずれか1項記載の固体撮像装置の駆動方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、固体撮像装置とその駆動方法に関し、特に新規な画素構造を有する 固体撮像装置と新規な画素信号読出し動作を行う固体撮像装置の駆動方法に関す る。

[0002]

【従来の技術】

従来、固体撮像装置として、MOS型固体撮像装置、CCD型固体撮像装置、 CMOS型固体撮像装置等が知られている。

[0003]

図6に従来のMOS型固体撮像装置の構造を示す。

半導体基板表面上に、多数の画素PXが行列状に配置されている。各画素PXは、感光素子である1つのホトダイオードPDと、ホトダイオードPDに蓄積された電荷を読み出すための1つのMOS電界効果トランジスタMOSFETとを含む。図の構成においては、ホトダイオードPDのカソードが電荷蓄積領域を構成し、MOSFETのソース領域に接続されている。MOSFETのゲートには、行選択信号線103が接続されており、MOSFETのドレインは、読み出し信号線105に接続されている。

[0004]

行選択信号線103は、垂直シフトレジスタVSRに接続され、行選択用信号を順次受け取る。読み出し信号線105は、列選択トランジスタ107を介して出力アンプAMPに接続されている。列選択トランジスタ107の制御電極は、水平シフトレジスタHSRに接続され、列選択信号を順次受け取る。タイミングジェネレータ109は、水平シフトレジスタHSR、垂直シフトレジスタVSR

にタイミング信号を供給する。

[0005]

垂直シフトレジスタVSRにより、1画素行が選択されている間に水平シフトレジスタHSRは各列を順次選択し、1行分の電荷を出力アンプAMPに供給させる。

[0006]

この構成は、MOSFET1個とキャパシタ1個でメモリセルが構成されるDRAMの構成に類似している。MOSFETを用いているが、増幅機能は持たないため、パッシブ型センサとも呼ばれる。通常、nMOSプロセスを用いて図6に示す構造が製造されて来た。

[0007]

スイッチングを行なうMOSFETの電気的特性にバラツキがあると、同一の 光量を受けた画素の出力に不均一が生じ、固定パターン雑音を生じる。

全画素の撮像動作を一時に行なうことが不可能であり、動く被写体を撮像する と画像が流れる。又、全画素の蓄積電荷を電子的に一度にクリアすることが困難 である。

[0008]

図7に、固体撮像装置の中で最も多く使われているインターライン型CCD(IT-CCD)撮像装置の構造を示す。

ホトダイオードPDとMOSFETで構成される画素PXが行列状に配置される点は図6の構成と同様であるIT-CCDにおいては、画素列の間に、読み出し信号線に代え、垂直電荷結合素子VCCDが配置されている。VCCDは、その一端において水平電荷結合素子HCCDに接続される。HCCDの出力端はフローティングディフュージョンアンプFDAに接続されている。

[0009]

IT-CCDにおいては、ホトダイオードPDのカソード領域に蓄積された信号電荷は、MOSFET, VCCD、HCCD、FDAへと、半導体中のみで転送される。VCCDは、多数の転送段を有し、電荷を保持することができる。このため、多数の画素から同時に電荷をVCCDに読み出すことが可能である。流

れない静止画を出力することができる。

[0010]

VCCD、HCCDの電荷転送路の上方には、遮光膜が配置され、電荷転送路に光が入射することを防止している。ノイズの影響を受けにくく、高感度の固体撮像装置が実現している。また、完全空乏型フォトダイオード構造を取り入れ、画質の改善が進められている。画素で発生した電荷は、転送ゲートを介して同時にVCCDに移動させることができるので、いわゆる完全電子シャッターが実現できる。

[0011]

ITCCDの駆動には、高電圧を必要とし、消費電力が大きく、単一電源駆動は困難である。IT-CCDの製造は、汎用CMOSプロセスとは異なる専用プロセスによって行なわれる。ホトダイオードPDから読み出した電荷は、VCCD、HCCDを介して出力されるため、ランダムアクセスを行なうことは困難である。

[0012]

図8に、CMOS型固体撮像装置を示す。図には一画素分の構成のみを示すが、画素PXは、図6、図7の構成と同様行列状に配置される。

各画素PXは、ホトダイオードPDと、ホトダイオードPDに蓄積された電荷を増幅して読み出すためのソースフォロアアンプSFAと、リセットトランジスタRTを含む。ソースフォロアアンプSFAは、ゲートに信号電圧を受ける増幅トランジスタ121と、トランスファトランジスタ123を含む。

[0013]

トランスファトランジスタ123とリセットトランジスタRTの1電流端子は、電源線117に接続される。増幅トランジスタ121の他端は、読み出し信号線113に接続される。トランスファトランジスタ123のゲート電極は、行選択信号線111を介して垂直シフトレジスタVSRに接続される。リセットトランジスタRTのゲート電極は、リセット信号線115に接続される。

[0014]

読み出し信号線113は、ノイズキャンセラ131を介し、列選択トランジス

タ133に接続されている。列選択トランジスタ133の他端は、出力アンプAMPを介して出力信号を供給する。列選択トランジスタ133のゲート電極は、水平シフトレジスタHSRに接続されている。

[0015]

携帯情報端末、パーソナルコンピュータ(PC)入力カメラ、小型デジタルスチル (DS) カメラが普及するにつれ、低消費電力の小型固体撮像装置に関心が集まっている。そのため、CCD型に比べ、単一電源で低消費電力駆動が可能な、CMOSプロセスをベースにしたCMOS固体撮像装置が開発されている。CMOS構成とすることにより、周辺回路のオンチップ化が容易になり低消費電力を実現できる。

[0016]

これらのメリットを生かしつつ、CMOS型固体撮像装置の特性改善と実用化が進んでいる。CMOS型固体撮像装置は、画素毎に増幅回路を設けることにより、低ノイズ化している。画素が能動素子を含むのでアクティブ型センサーとも呼ばれる。但し、一画素あたり、ホトダイオードに加え、3個以上のトランジスタ (MOSFET) を必要とする。

[0017]

単位画素あたりのMOSFETの数が増すと、ホトダイオード部の動作マージンが厳しくなり、高感度化、高(多)画素化が難しくなる。ホトダイオードタイプのCMOS型固体撮像装置では、読み出し回路とホトトダイオードとの間でオーミックコンタクトをとるために、電荷蓄積領域全体を低濃度化することが困難であり、完全空乏型ホトダイオードを実現することは難しい。そのため、ホトダイオードを一定電位にリセットする際にホトダイオードの空乏層容量のバラツキに伴う固有の固定パターン雑音(FPN)やリセットトランジスタRTのチャネル抵抗の熱的揺らぎによるリセット雑音が発生する。XY順次アドレッシングタイプのため、動く被写体を撮像すると画像が流れ、完全電子シャッター機能を実現することが困難である。

[0018]

なお、本出願人は、特願平13-083374において、本出願と関連する技

術を開示している。その他、本出願に関連する技術文献については存知しない。

[0019]

【発明が解決しようとする課題】

従来の固体撮像装置は、それぞれメリットとデメリットとを有する。

本発明の目的は、新規な動作原理に基づく固体撮像装置を提供することである

[0020]

本発明の他の目的は、固体撮像装置の新規な動作方法を提供することである。 本発明のさらに他の目的は、全画素について同時刻の画像信号を得ることがで きる新規な構成の固体撮像装置を提供することである。

[0021]

本発明の他の目的は、小型化に適した固体撮像装置を提供することである。

[0022]

【課題を解決するための手段】

本発明の1観点によれば、第1導電型領域を有する半導体基板と、前記半導体基板の第1導電型領域の上に形成された第1導電型と逆の第2導電型を有する第2導電型領域と、前記第2導電型領域の中に形成され、第2導電型領域と共にホトダイオードを構成する第1の第1導電型領域と、前記第1の第1導電型領域の一部に隣接して、半導体基板表面上に形成され、電荷蓄積領域と、コントロールゲートとを含む第1ゲート構造と、前記第1ゲート構造の、前記第1の第1導電型領域と逆側に隣接して形成され、前記第1の第1導電型領域、前記第1ゲート構造と共に、不揮発性メモリ素子を構成する第2の第1導電型領域と、前記第1ゲート構造のコントロールゲートに、前記第1の第1導電型領域に蓄積された電荷が前記電荷蓄積領域にトンネルする書きこみ電圧を印加する、第1の書きこみ電圧印加を行う制御回路とを含む固体撮像装置が提供される。

[0023]

本発明の他の観点によれば、第1導電型領域を有する半導体基板と、前記半導体基板の第1導電型領域の上に形成された第1導電型と逆の第2導電型を有する第2導電型領域と、前記第2導電型領域の中に形成され、第2導電型領域と共に

ホトダイオードを構成する第1の第1導電型領域と、前記第1の第1導電型領域の一部に隣接して、半導体基板表面上に形成され、電荷蓄積領域と、コントロールゲートとを含む第1ゲート構造と、前記第1ゲート構造の、前記第1の第1導電型領域と逆側に隣接して形成され、前記第1の第1導電型領域、前記第1ゲート構造と共に、不揮発性メモリ素子を構成する第2の第1導電型領域と、前記第1の第1導電型領域の他の一部に隣接して形成された絶縁ゲート型の第2ゲート構造と、前記第2ゲート構造の、前記第1の第1導電型領域と逆側に隣接して形成され、前記第1の第1導電型領域、第2ゲート構造と共に絶縁ゲート型トランジスタを構成する第3の第1導電型領域とを含む固体撮像装置が提供される。

[0024]

本発明のさらに他の観点によれば、(a) 半導体基板の第1導電型領域の上に 形成された第1導電型と逆の第2導電型を有する第2導電型領域中に形成され、 行列状に分布したホトダイオードに、光を入射し、画像情報を表わす電荷を蓄積 する工程と、(b) 各ホトダイオードの一部に隣接して形成され、電荷蓄積領域 と、コントロールゲートと、ドレイン領域と、を有する不揮発性メモリ素子のコ ントロールゲートに、第1の書きこみ制御電圧を印加し、前記画像情報を表わす 電荷の少なくとも一部を信号電荷として前記電荷蓄積領域へトンネルさせて注入 する第1の書きこみ工程と、(c) 前記不揮発性メモリ素子に読み取り制御電圧 を印加し、前記工程(b) において前記電荷蓄積領域へ注入された信号電荷の量 に対応する閾値電圧を検出する工程とを含む固体撮像装置の駆動方法が提供され る。

[0025]

【発明の実施の形態】

図1(A)は、半導体基板10上に画素PXを二次元アレイ状に配列した固体 撮像装置の構成を示す。ホトダイオードPDは、2次元行列状に配置され、感光 面を構成する。各画素PXは、感光素子である1つのホトダイオードPDと、1 つの不揮発性メモリ素子Mとを含む。簡略化した図を示すが、実際の装置におい ては、数百行、数百乃至千数百列の画素行列である。

[0026]

メモリ素子Mは、ホトダイオードPDに接続されたソースMSと、電荷蓄積領域CSと、コントロールゲートCGと、ドレインMDとを有するトランジスタ構造で構成される。

[0027]

補助トランジスタTRは、読み出し時にメモリ素子Mに流すチャネル電流の電荷供給源として用いられる。補助トランジスタTRは、メモリ素子のソースMSに接続されたドレインTDと、ゲートTGと、ソースTSとを有するMOSトランジスタ構造で構成される。ゲートTGはゲートコントローラTGCにより、ソースTSはソースコントローラTSCにより制御される。

[0028]

メモリ素子MのコントロールゲートCGは、垂直シフトレジスタVSにより制御される。垂直シフトレジスタVSは、書きこみ、読み出し時にそれぞれ所定の電圧をコントロールゲートCGに供給する。書きこみ時には、ホトダイオードPDに蓄積された電荷を電荷蓄積領域CSに書きこむための電圧が印加される。読み出し時には、メモリ素子Mの閾値電圧Vthを検出するための、例えば3角波的に単調に増加する電圧が供給される。

[0029]

メモリ素子MのドレインMDは、書きこみ時には、水平(H)ドレイン制御回路HDCによって制御される。読み出し時には、センスアンプSAが、ドレインMDにドレイン電圧を供給し、コントロールゲートCGの電位に対するドレインMDの電流値からメモリ素子Mの閾値電圧Vthを検出する。

[0030]

図1 (B) は、センスアンプSAの閾値検出回路の等価回路を示す。比較器COMPの反転入力端子に参照電位Vrefが供給され、非反転入力端子にメモリ素子MのドレインMDの電圧が供給されている。メモリ素子Mには電流源Iから電流が供給される。比較器COMPの出力電圧がコントロールゲートCGに供給される。コントロールゲートCGは、垂直シフトレジスタVSにより制御される

[0031]

参照電位 V r e f を変えながら、メモリ素子Mのチャネル電流を検出することにより、メモリの閾値電圧 V t h を出力する。チャネル電流が一定値に上昇したときのコントロールゲート C G の電圧が、閾値電圧 V t h として検出される。

[0032]

図1 (A) に示すように、閾値電圧Vthをデジタル化するためのサンプルホールド回路S/H、ADコンバータA/D等も半導体基板10上にオンチップ化されている。AD変換後のデータは、ラッチ回路LTに記録され、水平シフトレジスタSRによって水平方向に順次読み出され、出力バッファアンプAMPを通して、撮像装置の外部にデジタルデータとして出力される。

[0033]

本実施例に係る画素構造についてさらに詳しく説明する。

図2(A)は、単位画素の断面図を示す。不純物濃度 $5\times10^{14}\,\mathrm{cm}^3$ のn型シリコン基板10の表面領域に、不純物濃度 $1\times10^{15}\,\mathrm{cm}^3$ のp型ウェル20が形成されている。p型ウェル20の表面領域に、不純物濃度 $2\times10^{17}\,\mathrm{cm}^3$ のn型領域21が形成され、ホトダイオードPDを構成する。n型領域21の表面を覆うように不純物濃度 $1\times10^{18}\,\mathrm{cm}^3$ のp型領域23が形成され、ホトダイオードを埋め込み型ホトダイオード構造としている。n型シリコン基板10には、電圧源100が接続されている。

[0034]

n型領域 2 1 とつながるように、 n^+ 型領域 5 0 が形成されている。 n^+ 型領域 5 0 の近傍の p型ウェル 2 0 中に、 n^+ 型領域 5 1 が形成されている。 n^+ 型領域 5 0、5 1 はそれぞれ、補助トランジスタのドレイン領域、ソース領域を構成する。これらの間の p型ウェル領域 2 0 が、補助トランジスタのチャネル領域を構成する。 n^+ 型領域 5 0、5 1 は、閾値電圧読み出し時にメモリ素子のチャネル領域に流すチャネル電流の電荷供給源として機能する。

[0035]

補助トランジスタのチャネル領域上に、酸化シリコン膜からなるゲート絶縁膜52、多結晶シリコン膜からなるゲート電極53が形成されている。 n ⁺型領域50、51、ゲート絶縁膜52、ゲート電極53を含んで、MOS型構造を有す

る補助トランジスタTRが構成される。素子分離領域25は、LOCOS(LOCal Oxidation of Silicon)法、シャロートレンチアイソレーション(STI)法等により形成された酸化シリコン膜により形成されている。

[0036]

ホトダイオートのカソード領域であると共に、メモリ素子のソース領域を兼ねる n型領域21の近傍に、n型領域22が形成され、メモリ素子のドレイン領域を構成する。n型領域21、22の間の領域が、メモリ素子のチャネル領域となる。メモリ素子のチャネル領域上に、ゲート構造30が形成されている。

[0037]

不揮発性メモリ素子として、酸化シリコン膜に挟まれた窒化シリコン膜を有するMONOS (Metal Oxide Nitride Oxide Semic onductor)型、または、窒化シリコン膜、酸化シリコン膜の積層を有するMNOS (Metal Nitride Oxide Semiconductor)型、または、多結晶シリコンからなるフローティングゲート(Floating Gate)を有するFG型の素子を用いることができる。

[0038]

図2(B)に、MONOS型メモリのゲート構造30を示す。酸化シリコン膜31、窒化シリコン膜32、酸化シリコン膜33の3層が積層され、ONO膜と呼ばれる構造を成している。ONO膜上に、例えば多結晶シリコンからなるコントロールゲート34が形成される。窒化シリコン膜と酸化シリコン膜の界面に、電荷を保持することができる。電荷を局所的にトラップすることができる。

[0039]

酸化シリコン膜31は、基板温度800~900℃で下地基板表面を熱酸化することにより形成される。酸化シリコン膜31の厚さは、例えば2nmである。窒化シリコン膜32は、成長温度600~800℃としたLPCVD(減圧化学気相成長)法により形成される。窒化シリコン膜32の厚さは、例えば5nmである。また酸化シリコン膜33は、下地窒化膜を温度800~900℃で熱酸化することで形成される。酸化シリコン膜33の厚さは例えば4nmである。

[0040]

図2(C)に示すように、図2(B)から酸化シリコン膜33を省略するとMNOS型構造となる。

図2(D)に、FG型メモリのゲート構造30を示す。酸化シリコン膜31'、多結晶シリコンからなるフローティングゲート32'、酸化シリコン膜33'が積層されている。その上に、例えば多結晶シリコンからなるコントロールゲート34が形成される。電荷が保持されるフローティングゲート32'は導電体であるため、注入された電荷はフローティングゲート32'に広く分布する。

[0041]

MONOS型のメモリ素子は、n型領域21、22、酸化シリコン膜31、33、窒化シリコン膜32、ゲート電極34を含んで構成される。MONOS型から酸化シリコン膜33を省略するとMNOS型構造となる。FG型のメモリ素子は、n型領域21、22、酸化シリコン膜31'、33'、フローティングゲート32'、ゲート電極34を含んで構成される。不揮発性メモリ素子には、MONOS型、MNOS型、FG型、いずれの構成を用いてもよい。

[0042]

ゲート電極34の上には、樹脂、酸化シリコン等の絶縁層41が形成され、その表面は平坦化されている。絶縁層41の上に、W等の金属等で形成された遮光膜42が形成されている。遮光膜42は、ホトダイオードのn型領域21上方で開口を形成し、光の通過を許容するが、トランジスタ構造や配線領域の上方等ホトダイオード以外の領域は覆い、入射光を遮断する。遮光膜を覆うように、カラーフィルタ43が形成され、カラーフィルタ43の上には、マイクロレンズ44が形成されている。画素の上方にメカシャッタ45が形成されている。

[0043]

メカシャッタ45が開くと、入射光46がマイクロレンズ44に入射し、集光 される。入射光46はカラーフィルタ43を通過した後、遮光膜42の開口部を 通ってホトダイオード21に入射する。

[0044]

n型領域21は、受光状態で全領域が空乏化するようにその形状、不純物濃度

が設定されている。従って、n型領域21内のエレクトロンは、光の入射によって発生したものが支配的になる。完全空乏型ホトダイオートを用いることにより、固定パターン雑音を低減することができる。又、ホトダイオートの表面側にp型領域23が形成され、埋め込みホトダイオート構造となっている。このため、分光感度が改善され、暗電流や白傷を低減することができる。

[0045]

受光部に光が入射すると、n型領域21でエレクトロンの蓄積は開始するが、 メカシャッタ45開放後所定の時点で、ホトダイオードの電荷を一旦掃き出して リセットし、その時点を露光開始時刻とする。露光開始時刻を電子的に決定する と、精度を高く制御しやすい。

[0046]

リセットには、基板抜きシャッタ作用を用いる。図でn型領域21、p型ウエル20、n型基板10は縦型バイポーラ接合トランジスタ構造を構成している。コレクタ(n型基板)に電圧源100より正電位を印加することで、ベースのポテンシャルバリアを消滅させることができる。すなわち、トランジスタがオンとなり、エミッタの電荷はコレクタに流れる。ホトダイオードがリセットできる。

[0047]

ホトダイオードのリセット後、メカシャッタ45が閉じられるまでが露光時間に相当する。露光時間中にホトダイオード21へ蓄積された電荷の少なくとも一部を、メモリの電荷蓄積領域に注入する。

[0048]

ところで従来、不揮発性メモリ構造には、ONO膜等からなる電荷蓄積領域に、チャンネルホットエレクトロン(CHE)を用いてエレクトロンを注入するものがある。CHEによる注入効率は1%以下と低く、大部分のエレクトロンは、メモリ外部に流れて、電荷蓄積領域に注入されない。しかし、注入効率の低さを大きな電流を流すことで補えば、短時間で書きこみ(電荷注入)処理が完了できる利点がある。

[0049]

また、ファウラーノルドハイム(F-N)トンネリングによって電荷注入を行

うものもある。F-Nトンネリングによる電荷注入では、流失する電荷量は著しく少なくなる。ただし、ホットエレクトロンを利用した場合に比べると、書きこみに長時間を要する。

[0050]

固体撮像素子においては、デジタルメモリ程の高速の書きこみ速度は要しない。シャッタスピードで決まる時間内に電荷注入(書きこみ)処理が終了すればよい。例えばシャッタスピード1/100secの場合、10msecの間に書きこみが終了すればよい。

[0051]

本実施例では、F-Nトンネリング、チャネルホットエレクトロンによる方法 をバランス良く組み合わせて、電荷注入を行う。

露光開始とともに、まず、コントロールゲート34のみに正の電圧を印加する。ドレイン22には電圧を印加しない。ホトダイオードに蓄積された電荷がチャネル領域に集まり、F-Nトンネル電流により、メモリの電荷蓄積領域に注入される。電荷がドレイン電流として流失することを抑制し、注入効率を高められる

[0052]

電荷注入工程の最後に、コントロールゲート34に加えドレイン22にも正電圧を印加し、ホットエレクトロンによる注入も用いる。このドレインへの電圧印加は短時間(例えば10μsec)でよい。ソース領域21に残っていたエレクトロンがチャネル領域に引き出され、加速されてホットエレクトロンとなる。ホットエレクトロンの一部はメモリの電荷蓄積領域へ注入される。またこのチャネル電流により、ホトダイオードの残余電荷は、メモリ素子のドレイン22を通して外部に掃き出される。

[0053]

ホットエレクトロン注入を用いることで、撮像のダイナミックレンジを拡大することができる。ダイナミックレンジ拡大の効果は、例えば以下のように理解できる。

[0054]

入射光量が少ない場合(低照度時)であれば、ホトダイオード中に生成される 電荷量は少ない。したがって、露光開始とともに流れるF-Nトンネル電流のみ でも、メモリへ注入することが可能であろう。

[0055]

一方、入射光量が過大な場合(高照度時)では、ホトダイオード中に生成される電荷量は多い。F-Nトンネル電流のみでは注入しきれない電荷が、ホトダイオードに多く残留してしまうであろう。注入工程の最後にドレイン電圧も印加することで、この残留電荷がチャネル電流として掃き出され、ホットエレクトロンとなりその一部はメモリに注入される。このように、照度が高くなるほど、ホットエレクトロン注入の寄与が大きくなると考えられる。

[0056]

上述したように、注入効率は、F-Nトンネリングでは高く、ホットエレクトロン注入では低い。これを撮像の感度として捉えると、F-Nトンネル電流による注入は比較的「高感度」、ホットエレクトロンによる注入は比較的「低感度」であるといえる。

[0057]

低照度時には、注入効率の高いF-Nトンネル電流の寄与が大きく、感度良く 撮像することができる。高照度時には、「低感度」であるホットエレクトロン注 入の寄与が大きくなり、すなわち、高照度側のダイナミックレンジを広く撮像す ることができる。暗部(低照度部)からハイライト部(高照度部)に至るまで、 忠実な被写体撮像が可能になる。

[0058]

メモリ素子のソース領域は、ホトダイオードとして形成されており、通常の不揮発性メモリのソース領域とは不純物分布が異なり、接合深さが深い。またドレイン領域と比して、n型不純物濃度が低い。これは、可視光に対する感度バランスを改善するためであるが、MOSトランジスタとしては、ショートチャネル効果あるいはホットエレクトロン注入が起こりやすい構造である。

[0059]

メモリ素子に蓄積された信号電荷量を、閾値電圧Vthの変化として読み出す

。読み出しのためには、メモリ素子にチャネル電流を流す必要がある。しかし書きこみ終了時に、ソース領域21から残余電荷は掃き出されている。

[0060]

そこで、補助トランジスタに正のゲート電圧を印加してオンにし、n⁺型領域 50、51とメモリのソース領域21とを接続することにより、電荷の供給を行う。読み出し時のチャネル電流を大きくすることができ、読み出し速度を高速化することができる。

[0061]

補助トランジスタのオンと同時に、メモリ素子のコントロールゲート34とドレイン22に、読み出しのための電圧を印加する。コントロールゲート電圧を徐々に増加させる。ドレイン電流が流れ始める読み出しコントロールゲート電圧がそのセルの閾値である。この閾値電圧Vthを出力信号として読み出す。

[0062]

光書きこみに必要な電圧をコントロールゲート34に印加しない状態では、光が照射されていても「光書きこみ」即ちメモリの電荷蓄積領域への電荷注入は阻止される。また、「光書きこみ」した情報(信号電荷)はメモリの電荷蓄積領域中に留まるので、コントロールゲート34、ドレイン22の電圧を除去しても電荷蓄積状態が保持される(不揮発状態)。従って、任意のあるいは低速の信号読み出しが可能である。その結果、従来のような高速動作に伴うスイッチングノイズの影響を受けにくく、低速読み出しによる低消費電力駆動が可能になる。

[0063]

次の撮影(光書きこみ)前に、前画像に対応するメモリ中の残留信号電荷を除去する。一般に、不揮発メモリセルではソース、ドレイン、基板(ウエル)または別に設けた消去専用ゲートに所定電圧を印加して、F-Nトンネル電流により電荷を引き抜くことによって、データ消去を行う。

[0064]

本実施例においても、いくつかのデータ消去方法が考えられる。ここではコントロールゲートCGと基板(あるいはpウエル)に電圧を印加し、基板に電荷を引き抜く方式を例に説明する。コントロールゲートCGに負の電圧を加え、基板

(pウェル)に正の電圧を印加する。これにより、メモリの電荷蓄積領域中の電荷が基板 (pウエル)に引き抜かれる。

[0065]

なお、従来の不揮発性メモリと異なり、データを長期間保持する必要はない。 固体撮像装置では、次の光信号の検出(撮像)に備えて、信号(Vth値変化) 読み出し後はメモリの電荷蓄積領域中の電荷を空に(消去)しておく方が高速駆 動を行うためには都合がよい。これにより、連続的あるいは高速の撮像が可能に なる。

[0066]

撮影時、全てのホトダイオードを同時にリセットし、また全てのメモリ素子のコントロールゲートCG(必要に応じてドレインMD)に同時に書きこみ電圧を印加しての電荷注入が可能である。したがって、全画素について同時刻の画像信号を得ることができる。

[0067]

読み出した閾値Vthは、信号量に対応した電圧であり、アナログ値である。 二次元平面状に配列された画素の各列の端部には、このVth値を読み出す読み 出し回路が設けられ、変化する参照電圧(Vref)と比較される。比較器の出 力は、要求される検出精度により、Nビット(Nは2以上の整数)に量子化され たデータに変換して水平読み出し回路に出力される。固体撮像装置から直接デジ タル信号が得られる。

[0068]

以上説明した実施例では、メモリの読み出し時に流すチャネル電流の電荷供給 のために、補助トランジスタを用いた。以下に説明する第2、第3の実施例にお いては、補助トランジスタを用いない構成を示す。

[0069]

図3(A)は、本発明の第2の実施例による単位画素の断面図である。なお固体撮像装置の構成は、図1(A)において補助トランジスタTRが省略された構成となる(図示せず)。

[0070]

図3 (A)では、p型領域23がn型領域21を取り囲むように伸び、チャネルストップ領域を形成している。チャネル領域に近いn型領域21の下部のp型ウェル20中に、n型シリコン基板10から突き出すように、n⁺型領域60が形成されている。n⁺型領域60が、読み出し時に流すチャネル電流の電荷供給源として機能する。

[0071]

露光時間開始前にホトダイオードに蓄積された電荷の掃き出しには、第1の実施例と同様、基板抜きシャッタ作用を用いる。露光後、ホトダイオードに蓄積された電荷を、第1の実施例と同様にメモリの電荷蓄積領域に注入する。注入工程終了時点で、ソース領域21からは電荷が掃き出されている。

[0072]

メモリの読み出し時には、n型シリコン基板10に負電圧を印加する。n型基板10とpウェル間には順バイアスが印加される。n⁺型領域60から電荷がメモリ素子のソース21へ供給される。このためn⁺型領域60のn型不純物濃度は高く、またソース21との距離は短く形成することが好ましい。読み出し時のチャネル電流を大きくすることができ、読み出し速度を高速化することができる

[0073]

n型シリコン基板10に負電圧を印加するのと同時に、コントロールゲート34とドレイン22に、読み出しのための電圧を印加する。ドレイン電流が流れ始める読み出しコントロールゲート電圧(閾値電圧)Vthを出力信号として読み出す。

[0074]

図3(B)は、第3の実施例による単位画素の断面図を示す。第3の実施例は、第2の実施例で図3(A)に示した n ⁺型領域60が省略された構成であり、またメカシャッタを有しない構成である。なお固体撮像装置の構成は、図1(A)において補助トランジスタTRが省略された構成となる(図示せず)。

[0075]

メカシャッタを有しない構成のため、待機状態においても受光部には外光が入

射している。そのため、光信号の検出直前において、ホトダイオードの不要な電荷を掃き出す必要がある。ホトダイオードのリセットには、第1、第2の実施例と同様、基板抜きシャッタ作用を用いる。

[0076]

基板抜きシャッタによりホトダイオードをリセットするのと同時に、コントロールゲート34に所定の正電圧を印加し、ホトダイオードに発生した電荷をFーNトンネル電流を用いてメモリの電荷蓄積領域に注入する。注入工程の最後には、ドレイン22へも電圧を印加し、ホットエレクトロンによる注入も行う。

[0077]

所定時間経過の後、コントロールゲート34、ドレイン22への正電圧の印加 (書きこみ)を終了する。ホトダイオードのリセットから、書きこみ終了までが 露光時間に相当する。メカシャッタを有さず、常時外光が入射しているため、書 きこみ終了をもって露光(撮像)時間の終了となる。

[0078]

読み出し時には、ドレイン22に所定の正電圧を印加した状態で、コントロールゲート34へ徐々に大きくなる正電圧を印加する。ドレイン電流が流れ始める 読み出しコントロールゲート電圧(閾値電圧)Vthを出力信号として読み出す

[0079]

露光時間終了後もホトダイオード(メモリのソース領域)には光が入射し、キャリアが生成されている。読み出し時のチャネル電流には、このキャリアが供給される。

[0080]

なお、第3の実施例においては、メカシャッタ45を有する構成とすることもできる。ホトダイオードのリセットからメカシャッタを閉じるまでが1回の露光時間となる。第1、第2の実施例と同様にメモリ素子への電荷注入を行う。読み出し時のチャネル電流は、基板等から自発的にソース21へ流入する電荷を用いて流すこととなる。

[0081]

次に、図4 (A) \sim (C) を参照して、第 $1\sim$ 第3の実施例による固体撮像装置の動作シーケンス(電荷の記録、読み出し、消去動作タイミング)を説明する

[0082]

図4 (A) に第1の実施例におけるタイミングチャートを示す。時刻 t 1 においてメカシャッタが開き、外光の入射が開始する。時刻 t 2 において n 型基板に正電圧 V p p を印加し、ホトダイオードに蓄積された不要な電荷を基板に掃き出し、リセットする。

[0083]

掃き出し終了後、時刻t3において、コントロールゲートCGに高い書きこみ 電圧Vppを印加し、F-Nトンネリングを利用して書き込みを開始する。なお 、露光時間中に書き込みを行う代わりに、露光時間初期は電荷を蓄積するだけと し、露光時間の途中から電圧を印加しても良い。

[0084]

時刻t4においてメカシャッタを閉じ、露光を終了する。時間(t4-t3)が露光時間即ちシャッタスピードに対応する。時刻t3からt4の間に光によって発生した電荷が、メモリの電荷蓄積領域に注入される。

[0085]

時刻 t 5までコントロールゲートCGへ書きこみ電圧の印加を続ける。時刻 t 4 から t 5までは、ドレインMDにも正電圧Vppを印加する。チャネル電流を流すことで、メモリのソース領域の残余電荷が掃き出される。

[0086]

光信号のメモリへの蓄積(記録)を終了後、時刻 t 6 から記録信号の読み出しを行う。時刻 t 6 において、ドレイン電圧を V r とし、コントロールゲート C G に単調増大する電圧 V d を印加してコントロールゲート C G の電圧変化に対するドレイン電流を検出する。また、補助トランジスタTRのゲートに正電圧 V r を印加し、オンにすることで、チャネル電流(ドレイン電流)となる電荷の供給を行う。

[0087]

時刻t7にて読み出しを終了した後は、次の撮像に備えて、メモリの電荷蓄積 領域に貯まった電荷を消去する。

時刻t8からt9の間においてコントロールゲートCG、n型基板(pウェル)にそれぞれ消去電圧-Vpp、Vppを印加して、メモリの電荷蓄積領域中の電荷を基板、pウエル側に引き抜く。

[0088]

図4 (B) に第2の実施例におけるタイミングチャートを示す。メカシャッタ 、メモリ素子のドレイン、コントロールゲートの動作タイミングは第1の実施例 と同様である。

[0089]

時刻t1のメカシャッタ開放後、時刻t2において、n型基板10に正電位Vppを印加し、基板抜きシャッタ作用によりホトダイオードPDをリセットする

[0090]

第1の実施例と同様の露光、メモリ素子Mへの電荷注入の後、時刻 t 6 より読み出しを実施する。ドレインMD、コントロールゲートCGの動作は第1の実施例と同様である。

[0091]

時刻 t 6 においてはまた、n 型基板 1 0 に負電位 - V r を印加する。n 型基板 1 0 と p ウェル間には順バイアスが印加される。メモリ素子Mのソース領域 S (ホトダイオード P D) 下部に形成された n ⁺型領域 6 0 から、該ソース領域に電荷が供給され、チャネル電流が流れる。メモリの消去動作は第1の実施例と同様である。

[0092]

図4 (C) に第3の実施例におけるタイミングチャートを示す。メカシャッタ を有しない構成のため、シャッタの動作は省略される。

時刻t1においてn型基板に正電位Vppを印加し、ホトダイオードをリセットする。掃き出し終了後、時刻t2からt4まで、コントロールゲートCGに高い書きこみ電圧Vppを印加する。時刻t3からt4までは、ドレインMDにも

正電圧Vppを印加する。

[0093]

時刻 t 2 から t 4 の間に光によって発生した電荷がメモリの電荷蓄積領域に注入される。時間 (t 4 - t 2) が露光時間即ちシャッタスピードに対応する。露光時間中書き込みを行う代わりに、露光時間初期は電荷を蓄積するだけとし、露光時間の途中から電圧を印加しても良い。

[0094]

光信号のメモリへの蓄積(記録)を終了後、時刻 t 5 から記録信号の読み出しを行う。時刻 t 5 において、ドレインMDの電圧をVrとし、コントロールゲートCGに単調増大する電圧Vdを印加してコントロールゲートCGの電圧変化に対するドレイン電流を検出する。

[0095]

なお、メカシャッタにより外光の入射が遮られることがないので、受光部には 常にキャリアが発生している。そのため、第1、第2の実施例で読み出し時に実 施したメモリのソース領域への電荷供給工程は、第3の実施例では特に必要とし ない。

[0096]

時刻 t 6 にて読み出しを終了した後は、次の撮像に備えて、時刻 t 7 において、第 1、第 2 の実施例と同様にメモリの消去を行う。

次に、図5を参照して、固体撮像装置の信号変換特性について説明する。

[0097]

図5の横軸はログスケールで表した露光時間を示し、露光エネルギーに対応している。縦軸は読み出し時の閾値電圧Vthの変化量(メモリに電荷が注入されていない場合に対する変化量)を示し、メモリへの注入電荷量に対応している。

[0098]

書きこみ時に印加するコントロールゲートCG電圧が9voltの場合の特性曲線c9を示す。この特性曲線から、閾値電圧Vthに対して、露光量を決めることができる。

[0099]

閾値電圧Vthの変化量が小さい領域では、露光時間に対するVthの変化はほぼリニアである。閾値電圧Vthの変化量が大きくなるにつれ、特性はリニアから外れ、飽和する形状となる。

[0100]

[0101]

メモリに蓄積できる電荷量には上限値が存在するため、読み出し時の閾値電圧 Vthの変化量にも上限値Vmaxが存在する。特性 c9の下では露光時間(露光量)Emax、特性 c9 の下では露光時間(露光量)Emax に達すると、それ以上の露光に対しては閾値電圧Vthは変化しない。すなわち、露光量Emax 、Emaxはそれぞれ、特性C9 、C9の下での、ダイナミックレンジの上限値となる。

[0102]

特性C9の下でのダイナミックレンジの上限Emaxは、リニアな特性C9の下での上限Emax'に比べて大きくなっている。つまり、特性曲線が、図に示すような露光時間増加に伴って飽和する形状となることで、ダイナミックレンジが拡大されたということができる。

[0103]

メモリの電荷蓄積領域に注入されるエレクトロンは、既に注入されたエレクトロンからクーロン反発力を受けると考えられる。露光時間(露光量)の増加に伴い、メモリに蓄積されるエレクトロンの量は増加し、新たに注入されるエレクトロンに対するクーロン反発も強くなると考えられる。したがって、さらなる電荷注入は難しくなっていくであろう。つまり、露光時間の増加に対して、閾値電圧Vth(注入電荷量)の増加が抑制され、図に示したような、飽和する形状の特性となると考えられる。

[0104]

以上実施例によって本発明を説明したが、本発明はこれらに制限されるもので

はない。例えば種々の変更、改良、組み合わせが可能なことは当業者に自明であるう。

[0105]

【発明の効果】

発生電荷を直ちにメモリの電荷蓄積領域に注入することにより、電荷量(電流)を電圧値に変換し、一時的に保持できる。

[0106]

同一半導体チップにおいて、光信号の検出と記録が同時に行える。

全画素について同時刻の画像信号を得ることができる。

高速動作に伴うスイッチングノイズの影響を受けにくく、低速読み出しによる 低消費電力駆動が可能となる。

[0107]

低消費電力駆動を実現し、完全電子シャッタ動作を行うことができる。また、 電圧検出型素子であることから、出力信号のダイナミックレンジが広く、微細化 (スケーリング) や多画素化による信号量の減少に対応できる。

[0108]

一時記憶機能があるので、周辺回路が簡略化され、システム全体のコストが低減する。

F-Nトンネリング、ホットエレクトロンによる電荷注入(書きこみ)をバランス良く組み合わせ、ダイナミックレンジを拡大することができる。

[0109]

低ノイズ化とダイナミックレンジの拡大により、高照度におけるいわゆる「白 トビ」が改善され、暗部(低照度部)からハイライト部(高照度部)に至るまで 、忠実な被写体撮像が可能になる。

【図面の簡単な説明】

【図1】本発明の実施例による固体撮像装置の等価回路図である。

【図2】第1の実施例による画素構造を示す断面図、および、ゲート構造を示す断面図である。

【図3】第2、第3の実施例による画素構造を示す断面図である。


- 【図4】 固体撮像装置の動作を制御する信号のタイミングチャートである。
- 【図5】固体撮像装置の信号変換特性を示すグラフである。
- 【図6】従来技術によるMOS型固体撮像装置の等価回路図である。
- 【図7】従来技術によるIT-CCD型固体撮像装置の等価回路図である。
- 【図8】従来技術によるCMOS型固体撮像装置の等価回路図である。


【符号の説明】

- PX 画素
- PD ホトダイオード
- M メモリ素子
- CG コントロールゲート
- CS メモリ素子の電荷蓄積領域
- MD メモリ素子のドレイン
- MS メモリ素子のソース
- TR 補助トランジスタ
- TG 補助トランジスタのゲート
- TD 補助トランジスタのドレイン
- TS 補助トランジスタのソース
- COMP比較器
- SA センスアンプ
- I 電流源
- 10 シリコン基板
- 20 p型ウェル
- 21、22 n型領域
- 23 p型領域
- 30 ゲート構造
- 31、33、31'、33' 酸化シリコン膜
- 32 窒化シリコン膜
- 32' フローティングゲート
- 34 コントロールゲート


【書類名】 図面


【図1】







【図2】












【図3】






【図4】




【図5】




【図6】

従来技術




【図7】

従来技術



【図8】

従来技術



【書類名】

要約書

【要約】

【課題】 新規な画素信号読出し動作を行なう固体撮像装置を提供する。

【解決手段】 固体撮像装置は、n型領域を有する半導体基板と、前記半導体基板のn型領域の上に形成されたp型領域と、前記p型領域の中に形成され、p型領域と共にホトダイオードを構成する第1n型領域と、前記第1n型領域の一部に隣接して、半導体基板表面上に形成され、電荷蓄積領域と、コントロールゲートとを含む第1ゲート構造と、前記第1ゲート構造の、前記n型領域と逆側に隣接して形成され、前記第1n型領域、前記第1ゲート構造と共に、不揮発性メモリ素子を構成する第2n型領域と、前記第1ゲート構造のコントロールゲートに、前記第1n型領域に蓄積された電荷が前記電荷蓄積領域にトンネルする電圧を印加する制御回路と、を含む。

【選択図】 図1

出願人履歴情報

識別番号

[391051588]

1. 変更年月日

1991年 7月31日

[変更理由]

新規登録

住 所

宮城県黒川郡大和町松坂平1丁目6番地

氏 名

富士フイルムマイクロデバイス株式会社

出願人履歴情報

識別番号

[000005201]

1. 変更年月日

1990年 8月14日

[変更理由]

新規登録

住 所

神奈川県南足柄市中沼210番地

氏 名

富士写真フイルム株式会社